

产品介绍


YPM03-SC1是一款高压驱动芯片，采用0.35um BCD制作工艺。PMOSFET功率开关管驱动芯片工作在高压域，主要实现将低压TTL电平输入平移转换为高压CMOS电平输出，输出高电平为VCC，输出低电平为VCC-10V，V_D输出用于驱动后级功率PMOS管的栅极；另一路输出V_DIS为开漏输出，用于功率PMOS管关断后漏端电荷快速泄放的功能。VEE负压掉电检测用于VEE掉电后输出PMOS管关断的功能，且对关断后重新开启的时间可控。内部电路主要包括TTL转CMOS、死区控制、电平转换、输出驱动、内部基准、LDO、负压掉电检测、掉电延时控制等。

应用领域

- 雷达
- 电子对抗

关键技术指标

- 负压检测电压（VEE）：-5V
- 极限电源电压：15V/80V
- TTL 输入信号高电平：>2V
- TTL 输入信号低电平：<0.8V
- 推荐电源电压：20V~60V
- 工艺：0.35um BCD 工艺
- 裸芯尺寸：2100um×2200um



芯片模块示意图

功能真值表

输入		输出	
VEE	IN	V_D	V_DIS, 开漏输出
-5V	0V	VCC	0
-5V	5V	VCC-10V	关断
< -3.8V~-4.5V	*	VCC	0

电气特性


静态特性

参数	符号	除另有规定外, VCC=50V, -55℃≤T≤105℃	最小值	典型值	最大值	单位
高压电源	VCC		15		80	V
TTL 输入信号高电平	V _{IH}		2			V
TTL 输入信号低电平	V _{IL}				0.8	V
内部电源	V_5V		4		6	V
内部电源	V_15V		12		15	V
输出高电平	V _{dH}	I _{o+} =30mA	VCC-1		VCC	V
输出低电平	V _{dL}	I _o =30mA	VCC-12	VCC-10	VCC-8	V
静态电流	I _{st}	IN 悬空或置高			5	mA
拉偏功能测试		VCC=80V/50V/20V, TTL 输入信号 0~50V, V_D 空载, V_DIS 接 1K~10K 上拉电阻, F=10kHz				
VEE 掉电检测	VEE		-4.5		-3.8	V

动态特性

IN 到 V_D 输出高传输延迟及上升沿	T _{dr1} + T _{r1}	TTL 输入信号 0~5V, F=10 kHz, C _{L1} =5nF (V_D-VCC); C _{L2} =10nF (V_DIS-GND)			450	ns
IN 到 V_D 输出低传输延迟及下降沿	T _{df1} + T _{f1}				250	ns
IN 到 V_DIS 输出高传输延迟及上升沿	T _{dr2} + T _{r2}				300	ns
IN 到 V_DIS 输出低传输延迟及下降沿	T _{df2} + T _{f2}				800	ns

注：电压均以 GND 为基准，GND=0，电流以流入芯片引出端为正。交流参数，延时采用输入的 50%到输出的 50%，上升沿采用输入的 10%到输出的 90%，下降沿采用输入的 90%到输出的 10%，如图 2 示例。



时序图

极限参数

电源电压 (VCC)	0.3V~80 V
负压检测电压 (VEE)	0V~-10V
贮存温度	-65℃~150℃
最大结温	150℃
引线耐焊接温度 (10s)	300℃


注意: 对以上所列的最大极限值, 如果器件工作在超过此极限值的环境中, 很可能对器件造成永久性破坏。

在实际运用中, 最好不要使器件工作在此极限值或超过此极限值的环境中。

ESD保护

YPM03-SC1 防静电等级(人体模式 HBM)为 Class 1B: $\geq 500V$, $< 1000V$ 。当拿取时, 要采取合适的 ESD 保护措施, 以免造成性能下降或功能失效。

管脚配置




引出端排列图

管脚号	名称	功能描述	坐标(H, V)
1	GND	地	(300, 150)
2	VCC	电源	(900, 150)
3	IN	TTL 电平输入, 内部带 300k 下拉电阻	(1240, 150)
4	V_15V	内部产生 15V 输出, 用于内部模块供电	(1440, 150)
5	V_5V	内部产生 5V 输出, 用于内部模块供电	(1800, 150)
6	C	外接电容, 控制使能有效时间	(1930, 1940)
7	VEE	负压检测-5V 输入	(1710, 1940)
8	GND	地	(1530, 1940)
9	Vb	内部产生, VCC-10V 电压	(1300, 1940)
10	V_D	功率输出, 驱动 PMOS 管栅极	(900, 1940)
11	V_DIS	PMOS 管漏极泄放	(400, 1940)

应用信息

PMOSFET 功率开关管驱动芯片工作在高压域, 主要实现将低压 TTL 电平输入平移转换为高压 CMOS 电平输出, 输出高电平为 VCC, 输出低电平为 VCC-10V, V_D 输出用于驱动后级功率 PMOS 管的栅极; 另一路输出 V_DIS 为开漏输出, 用于功率 PMOS 管关断后漏端电荷快速泄放的功能。VEE 负压掉电检测用于 VEE 掉电后输出 PMOS 管关断的功能, 且对关断后重新开启的时间可控。内部电路主要包括 TTL 转 CMOS、死区控制、电平转换、输出驱动、内部基准、LDO、负压掉电检测、掉电延时控制等。



推荐参数: R1、R3、R4 为 10 欧姆表贴薄膜电阻; R5 为 100K 上拉电阻; R2、R6 为 50 欧姆电阻; C1、C2、C4、C5 为耐压大于 25V 的 0.1uF 电容; C3 为耐压大于 10V 的 10uF 电容; C6 为耐压大于 60V 的 1uF 电容。

注: C7 电容值根据用户所需的掉电延时时间给出不同的值, 典型情况不需要外加电容。

装配方案

